[实用新型] 一种基于TLK2711接口的高速数据传输系统 – CN215871399U 全文链接一   全文链接二

 
基本信息
申请号
CN202121714126.7
申请日
20210726
公开(公告)号
CN215871399U
公开(公告)日
20220218
申请(专利权)人
中国科学院西安光学精密机械研究所
申请人地址
710119 陕西省西安市高新区新型工业园信息大道17号
发明人
闫鹏;杨凡超;王倩莹;李思远;李洪波;孔亮 专利类型 实用新型
摘要
本实用新型涉及一种高速数据传输系统,具体涉及一种基于TLK2711的高速数据传输系统。以解决现有基于TLK2711接口的高速数据传输系统因时钟网络设计易出现误码的问题。采用2片晶振,其中1片晶振同时驱动两片TLK2711收发器,并同时与FPGA单元的时钟输入引脚相连,作为FPGA单元的输入时钟,其在FPGA单元内部作为向第一TLK2711收发器与第二TLK2711收发器发送数据进程单元的输出主时钟;另1片晶振仅与FPGA单元的工作时钟引脚直接相连,作为FPGA单元自身运行的主时钟;避免了直接采用FPGA单元内部锁相环直接产生的时钟作为TLK2711时钟,引起传输误码的问题。
主权项
1.一种基于TLK2711接口的高速数据传输系统,其特征在于:包括FPGA单元、FLASH存储单元、晶振单元、数据输出单元及供配电单元;所述晶振单元包括第一晶振和第二晶振;所述数据输出单元包括第一TLK2711收发器、第二TLK2711收发器与对外连接器;第一TLK2711收发器与第二TLK2711收发器的输出端均与对外连接器相连接;所述FLASH存储单元、第一TLK2711收发器及第二TLK2711收发器均与所述FPGA单元相连接;所述第一晶振同时与第一TLK2711收发器、第二TLK2711收发器及FPGA单元的输入时钟引脚相连接;所述第二晶振与FPGA单元的工作时钟引脚相连接;所述FPGA单元用于接收外部数据或产生数据,并与第一TLK2711收发器及第二TLK2711收发器进行数据交互,将数据处理后按照传输协议发送至第一TLK2711收发器与第二TLK2711收发器;所述第一TLK2711收发器与第二TLK2711收发器用于接收FPGA单元输出的数据并编码后通过对外连接器输出;所述FLASH存储单元用于为FPGA单元启动提供程序加载;所述第二晶振用于为FPGA单元提供工作时钟;所述第一晶振用于同时驱动第一TLK2711收发器与第二TLK2711收发器,并作为FPGA单元的输入时钟,其在FPGA单元内部作为向第一TLK2711收发器与第二TLK2711收发器发送数据进程单元的输出主时钟;所述供配电单元用于提供所需电源。

 

 
IPC信息
IPC主分类号
H04B1/40
H 电学

H04 电通信技术

H04B 传输

H04B1/40 电路

 

 
法律状态信息
法律状态公告日
20220218
法律状态
授权 法律状态信息
CN202121714126 20220218 授权 授权

 

 
代理信息
代理机构名称
西安智邦专利商标代理有限公司 61211
代理人姓名
汪海艳