[发明专利] 具有大电感层的超导电路及其制备方法 – CN114188472A 全文链接一   全文链接二

 
基本信息
申请号
CN202111492420.2
申请日
20211208
公开(公告)号
CN114188472A
公开(公告)日
20220315
申请(专利权)人
中国科学院上海微系统与信息技术研究所
申请人地址
200050 上海市长宁区长宁路865号
发明人
应利良;张雪;何桂香;任洁;彭炜 专利类型 发明专利
摘要
本发明提供一种具有大电感层的超导电路及其制备方法,该超导电路包括:衬底;形成于衬底上的旁路电阻;形成于旁路电阻上的约瑟夫森结;形成于约瑟夫森结上的大电感层;形成于大电感层上的配线层;绝缘材料层,分别将旁路电阻、约瑟夫森结、大电感层及配线层电学隔离。该超导电路利用原配线层的中小电感设计中,再设计加入一层专门的大电感层应用于需要大电感的超导电路中,有效扩大了超导电路中的电感大小范围,拓宽了超导电路的应用场景,提高超导电路的集成度;另外,特定材料的大电感层同时还可以用作大电阻层,从而可进一步提升超导电路的集成度。
主权项
1.一种具有大电感层的超导电路的制备方法,其特征在于,所述制备方法包括:1)提供衬底,并于所述衬底上形成旁路电阻;2)于上述得到的结构表面形成具有第一开孔的图形化的第一绝缘材料层,所述第一开孔显露所述旁路电阻;3)于上述得到的结构表面依次形成第一超导材料层、势垒材料层、第二超导材料层的三层薄膜结构;4)从上而下分别用不同的图案刻蚀所述三层薄膜结构以形成约瑟夫森结;5)于上述得到的结构表面形成图形化的第二绝缘材料层,并于所述第二绝缘材料层上形成大电感层;6)于上述得到的结构表面形成具有多个第二开孔的图形化的第三绝缘材料层,多个所述第二开孔分别显露所述大电感层及所述约瑟夫森结的上表面;7)于上述得到的结构表面形成第三超导材料层,并刻蚀所述第三超导材料层形成配线层。

 

 
IPC信息
IPC主分类号
H01L39/24
H 电学

H01 基本电气元件

H01L 半导体器件;其他类目未包含的电固体器件

H01L39/24 专门适用于制造或处理包含在H01L39/00组内的器件或其部件的方法或设备(半导体或固态器件或其部件的一般制造或处理入H01L21/00;从其他材料分离出超导材料的磁性分离,如用迈斯纳效应的入B03C1/00)〔2〕

 

 
法律状态信息
法律状态公告日
20220315
法律状态
公开 法律状态信息
CN202111492420 20220315 公开 公开

 

 
代理信息
代理机构名称
上海光华专利事务所(普通合伙) 31219
代理人姓名
贺妮妮