[发明专利] 串行移位补码乘加器 – CN114138233A 全文链接一   全文链接二

 
基本信息
申请号
CN202111372429.X
申请日
20211118
公开(公告)号
CN114138233A
公开(公告)日
20220304
申请(专利权)人
中国科学院自动化研究所
申请人地址
100190 北京市海淀区中关村东路95号
发明人
张峰;胡永阳 专利类型 发明专利
摘要
本发明提供一种串行移位补码乘加器,所述串行移位补码乘加器包括:移位寄存器、第一二选一数据选择器、反相器、第二二选一数据选择器、D触发器和一位全加器。本发明通过移位寄存器实现二的幂次方的乘法运算,通过反相器和第一二选一数据选择器实现原码转补码,通过第二二选一数据选择器和D触发器得到符号位数据和输出进位数据,通过全加器实现加法运算,可实现有正有负的二的幂次方乘法累加运算,减少了硬件资源开销,提高了运算效率。
主权项
1.一种串行移位补码乘加器,其特征在于,包括:移位寄存器、第一二选一数据选择器、反相器、第二二选一数据选择器、第一D触发器和一位全加器;所述移位寄存器的输出端分两路,一路与所述反相器的输入端连接,一路与所述第一二选一数据选择器的第一输入端连接;所述移位寄存器用于对输入的待乘法运算数据进行移位处理;所述反相器的输出端与所述第一二选一数据选择器的第二输入端连接;所述反相器用于将移位后的待乘法运算数据的原码变反码;所述第一二选一数据选择器的输出端与所述一位全加器的第一输入端连接;所述第一二选一数据选择器用于从所述移位后的待乘法运算数据的原码和所述移位后的待乘法运算数据的反码中二选一并进行输出;所述第二二选一数据选择器的输入端与所述一位全加器的输出进位端连接;所述第二二选一数据选择器的输出端与所述第一D触发器的输入端相连;所述第二二选一数据选择器用于从所述一位全加器的输出进位数据和待乘法运算数据的符号位中二选一并进行输出;所述第一D触发器的输出端与所述一位全加器的第二输入端连接;所述第一D触发器用于将所述输出进位数据或所述待乘法运算数据的符号位延迟一个周期后输入所述一位全加器的输入进位端;所述一位全加器用于对输入进位数据、所述移位后的待乘法运算数据和待加法运算数据进行相加处理,并输出运算结果数据。

 

 
IPC信息
IPC主分类号
G06F7/544
G 物理

G06 计算;推算;计数

G06F 电数字数据处理

G06F7/544 用于通过计算求函数值的(带有查寻表的入G06F1/02)〔3〕

 

 
法律状态信息
法律状态公告日
20220304
法律状态
公开 法律状态信息
CN202111372429 20220304 公开 公开

 

 
代理信息
代理机构名称
北京路浩知识产权代理有限公司 11002
代理人姓名
王宇杨