[发明专利] 一种1553B总线控制器协议处理IP核 – CN114077562A 全文链接一 全文链接二
基本信息 | |||
---|---|---|---|
申请号
|
CN202010847260.8 |
申请日
|
20200821 |
公开(公告)号
|
CN114077562A |
公开(公告)日
|
20220222 |
申请(专利权)人
|
中国科学院国家空间科学中心 | ||
申请人地址
|
100190 北京市海淀区中关村南二条1号
|
||
发明人
|
臧文博;周盛雨 | 专利类型 | 发明专利 |
摘要
|
本发明公开了一种1553B总线控制器协议处理IP核,设置在CPU和1553B总线之间,该IP核包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器;AXI从设备接口用于实现CPU对寄存器和共享RAM进行初始化读写操作;寄存器用于通过CPU写入信息,配置本IP核实现1553B总线数据通信功能;还用于通过BC协议处理器写入信息,记录本IP核的工作状态;共享RAM用于存储BC指令列表、BC消息块的说明和各种数据;指令控制逻辑单元用于对CPU的消息进行消息序列控制;还用于基于BC指令列表对BC协议处理器处理的消息进行调度;BC协议处理器,用于对接收到的消息进行解析和处理,并将处理后的数据字发送至编码器。 | ||
主权项
|
1.一种1553B总线控制器协议处理IP核,设置在CPU和1553B总线之间,其特征在于,该IP核包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器;所述AXI从设备接口,用于将本IP核连接到AMBAAXI总线上,使本IP核作为AXI总线的外设进行工作;还用于实现CPU对寄存器和共享RAM进行初始化读写操作;所述寄存器,用于通过CPU写入信息,配置本IP核实现1553B总线数据通信功能;还用于通过BC协议处理器写入信息,记录本IP核的工作状态;所述共享RAM,用于存储BC指令列表、BC消息块的说明和各种数据;所述指令控制逻辑单元,用于对CPU的消息进行消息序列控制;还用于基于BC指令列表对BC协议处理器处理的消息进行调度;所述RAM管理单元,用于管理共享RAM,为指令控制逻辑单元和BC协议处理器分配共享RAM;所述BC协议处理器,用于对接收到的消息进行解析和处理,并将处理后的数据字发送至编码器;所述解码器,用于对1553B收发器发送的数据进行解码,发送至BC协议处理器;所述编码器,用于对BC协议处理器发送的数据进行编码,发送至1553B收发器;所述1553B收发器,用于接收1553B总线上传输的数据字、状态字,转发至解码器,还用于接收解码器输出的数据,转发至1553B总线上。 |
IPC信息
|
|||
---|---|---|---|
IPC主分类号
|
G06F13/38 | ||
G 物理
G06 计算;推算;计数 G06F 电数字数据处理 G06F13/38 信息传送,例如,在总线上进行的(G06F13/14优先)〔4〕 |
法律状态信息
|
|||||
---|---|---|---|---|---|
法律状态公告日
|
20220222 |
法律状态
|
公开 | 法律状态信息 |
CN202010847260 20220222 公开 公开
|
代理信息
|
|||
---|---|---|---|
代理机构名称
|
北京方安思达知识产权代理有限公司 11472 |
代理人姓名
|
陈琳琳;杨青 |