[发明专利] 一种方形排列的孔的刻蚀方法 – CN114068310A 全文链接一 全文链接二
| 基本信息 | |||
|---|---|---|---|
|
申请号
|
CN202010754924.6 |
申请日
|
20200730 |
|
公开（公告）号
|
CN114068310A |
公开（公告）日
|
20220218 |
|
申请（专利权）人
|
中国科学院微电子研究所;真芯(北京)半导体有限责任公司 | ||
|
申请人地址
|
100029 北京市朝阳区北土城西路3号
|
||
|
发明人
|
尹洪权;贺晓彬;刘金彪;李亭亭 | 专利类型 | 发明专利 |
|
摘要
|
本发明公开一种方形排列的孔的刻蚀方法，涉及半导体技术领域，以获得尺寸和间距均符合半导体器件要求的孔结构，从而解决接触不良和漏电的问题。方形排列的孔的刻蚀方法，包括：提供半导体衬底，半导体衬底上具有待刻蚀层；在待刻蚀层上形成双层掩膜材料层；采用两次光刻工艺对双层掩膜材料层进行处理，获得交错分布的第一图案结构和第二图案结构；在第一图案结构、第二图案结构的侧壁上形成侧墙；去除第一图案和第二图案，保留所述侧墙；以侧墙为掩膜，对待刻蚀层进行刻蚀，形成方形排列的孔。 | ||
|
主权项
|
1.一种方形排列的孔的刻蚀方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有待刻蚀层；在所述待刻蚀层上形成双层掩膜材料层；采用两次光刻工艺对所述双层掩膜材料层进行处理，获得交错分布的第一图案结构和第二图案结构；在所述第一图案结构、所述第二图案结构的侧壁上形成侧墙；去除所述第一图案和所述第二图案，保留所述侧墙；以所述侧墙为掩膜，对所述待刻蚀层进行刻蚀，形成方形排列的孔。 | ||
|
IPC信息
|
|||
|---|---|---|---|
|
IPC主分类号
|
H01L21/027 | ||
| H 电学
H01 基本电气元件 H01L 半导体器件；其他类目未包含的电固体器件 H01L21/027 未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜〔5〕 |
|||
|
法律状态信息
|
|||||
|---|---|---|---|---|---|
|
法律状态公告日
|
20220218 |
法律状态
|
公开 | 法律状态信息 |
CN202010754924 20220218 公开 公开
|
|
代理信息
|
|||
|---|---|---|---|
|
代理机构名称
|
北京知迪知识产权代理有限公司 11628 |
代理人姓名
|
王胜利 |